《數字集成電路設計基礎》博士入學考試大綱

1、 引言

集成電路設計基礎。

2、制造工藝

MOS晶體管制造工藝，了解芯片封裝工藝。

3、器件

半導體器件，MOS管工作特點，器件模型。

4、CMOS反相器

反相器的電氣特性，反相器性能指標的定量分析，反相器設計的優(yōu)化，工藝縮小對于設計的影響。

5、設計組合電路

CMOS邏輯門系列――靜態(tài)和動態(tài)、傳輸晶體管、無比和有比邏輯，優(yōu)化邏輯門的方法，新型低功耗高性能電路的設計技術。要求掌握組合CMOS數字電路的特點和性能，包括CMOS數字電路的面積、速度和功耗，掌握一些可以明顯提高電路性能的邏輯類型。

6、設計時序電路

寄存器、鎖存器、觸發(fā)器、振蕩器、脈沖發(fā)生器和施密特觸發(fā)器的實現(xiàn)，靜態(tài)與動態(tài)電路實現(xiàn)的比較，時鐘策略的選擇。要求掌握時序模塊的CMOS實現(xiàn)方法，學會選擇合適的時序電路和時鐘方法，以優(yōu)化電路的性能、功耗和設計復雜性。

7、晶體管和版圖

晶體管的結構、特性，版圖的設計方法，版圖設計規(guī)則以及設計規(guī)則的制定原則。要求掌握晶體管的結構及其特性，熟悉版圖設計的基本概念和相關技術，了解基本的版圖規(guī)則。

8、線

互聯(lián)線的電路模型，互聯(lián)參數的量化，導線的SPICE模型，工藝尺寸的減小及它對互聯(lián)的影響。要求掌握現(xiàn)代半導體工藝中互聯(lián)線的作用和特征，了解導線相關的寄生參數（電容、電阻、電感）。

9、ASIC介紹

ASIC類型，設計流程，ASIC經濟學，ASIC單元庫。

10、基于包的ASIC設計

門陣列與標準單元設計方法，庫單元設計，庫結構，布局布線，I/O單元，PAD，封裝技術。

11、數據通路

數據通路，加法器，乘法器，移位器等基本運算功能塊

12、存儲器

存儲器內核，存儲器外圍電路等

更多信息請查看學歷考試網