一、主要考試內(nèi)容

1.MOS晶體管及其模型，MOS晶體管的結(jié)構(gòu)、特性方程，垮導(dǎo)、閾值電壓，MOS電容，速度飽和，短溝道效應(yīng)，spice模擬中的深亞微米MOSFET模型參數(shù)，BSIM模型概況和應(yīng)用特點；

2.CMOS IC的主要工藝流程，控版圖設(shè)計規(guī)則和電學(xué)設(shè)計規(guī)則，CMOS邏輯門單元版圖識讀；

3.CMOS門電路：反相器、基本邏輯門、異或門、多路選擇器、觸發(fā)器和鎖存器、CMOS門電路的功耗。傳輸門及典型傳輸門邏輯電路；

4.CMOS IC的功耗分析，傳輸延遲，和門電路的噪聲容限；

5.Verilog HDL 或VHDL硬件描述語言，語言的數(shù)據(jù)類型，語法，主要語句及其描述方法，運(yùn)用語言描述一些典型單元的設(shè)計；

6.半導(dǎo)體存儲器：SRAM，DRAM，EEPROM，F(xiàn)lash RAM 等典型單元架構(gòu)，工作（寫讀擦）原理，相應(yīng)存儲器構(gòu)成；

二、建議參考書（與上述考試內(nèi)容的相關(guān)內(nèi)容）；

1、《數(shù)字集成電路分析與設(shè)計》（第三版），David A. Hodges, Horzce G. Jacjson & Resve A. Saheh英文版：清華大學(xué)出版社， 2004.8；中文版，蔣安平等譯，電子工業(yè)出版社，2005.9.

2、IC設(shè)計基礎(chǔ)，任艷穎，王彬編著，西安電子科技大學(xué)出版社。

3．CMOS集成電路設(shè)計，陳貴燦，邵志標(biāo)，程軍，林長貴，西安交通大學(xué)出版社。

更多學(xué)歷考試信息請查看學(xué)歷考試網(wǎng)